把一个N-MOS放到电路里做开关使用，控制起来实在是一件很简单的事儿——只要Vgs>Vth就导通了，Vgs=0就关断了。早些年时候，就是凭借着这两条原则，犯了个很二的错误导致设计的电路不能正常工作的。
事情是这样的，需要由一个3.3V逻辑信号控制一个压降为3V的LED指示灯，电源接5V。当时觉得这太容易了，于是没仔细想就搞出了下图里面的电路接法A，然后做板，然后验证，然后崩溃……后来嘛，那肯定是改成了接法B来修正这个错误。打那以后，心里就有对MOS管控制的阴影了。每次要用N-MOS做开关器件的时候，总是习惯性地把S极先接地。
图1王小Q杰作之不能工作的N-MOS
可也不能总让N管的S极接地啊，因为很多场合，他条件儿不允许呀。比如在电源逆变、电机控制、超声发射等等场合都需要输出节点能输出电源高压（DC+）。这个时候，上面N管导通后S极电压基本就接近高压电源了，这个时候，再要保持Vgs=Vg-Vs>Vth，就要求Vg的电势为Vth+Vs，也就基本上等于Vth+（DC+）了，这可是很高的电压，有时DC+有上百伏，一般比整个系统的最高供电都高，就不能用逻辑电平直接控制了。那咋整呢？一个很常见的办法就是用标题讲的bootstrap电路来获得这个Vth+（DC+）的电势。至于怎么实现的嘛，下图来介绍。
能同时控制高压侧和低压侧N-MOS/IGBT的驱动芯片，其高压侧控制脚一般标注为VB、VS，并且要求使用bootstrap电容和bootstrap二极管（以及bootstrap电阻）按照如下图2所示接法进行连接，图中最右侧两个IGBT构成一个桥臂，是被控制的功率部件。VS接在上下桥臂的中间，用于获取上臂功率管S极的电势，bootstrap电容就接在VB和VS之间，配合驱动芯片内部的结构以及外部的这个电容和二极管，实现提升电压的作用。再具体点，还得继续下图细讲。
图2一般bootstrap电路外围接法
图3驱动芯片实现bootstrap的结构
图3是驱动芯片内部典型的结构。驱动芯片外围接着CBOOT和bootstrap二极管，还有待控制的一对桥臂Q1和Q2（都是N-MOS）。Q1只有两种受控状态——受控导通，也就是要求Vgs=HO-VS > Vth，或者受控关断，也就是Vgs=HO-VS=0。注意HO是驱动芯片内部两个P-MOS管Q3和Q4构成的推挽输出端，同时，推挽管的上下电压轨分别是VB和VS，即CBOOT两端，这意味着，HO的电势将处于电压轨VB和VS之间。
Q2是低压侧的功率N-MOS，要控制起来可就容易多了，只需Q5导通，让VCC直接接通LO即可；而让Q2关断，也只需让Q6导通，LO接到DC-（功率地）就行了，都只需用到驱动芯片外部供电。至于Q5和Q6怎么获得控制极电压的，由于并不是功率管不需要多少电流，凭借着驱动芯片内部一堆的电平转换和传输结构也能实现。不过，王小Q越看越觉得图3里面Q3~Q6画得不对，照这个接法应该是个N管嘛，怎么画的是P管的箭头？这不是重点，先不提。
Q2导通的时候，VS接地，CBOOT经DBOOT被VCC充电，CBOOT两端电压接近VCC。也就是说，下N-MOS功率管导通的时候CBOOT是充电状态。CBOOT被充电后干啥？当然是为了能控制高压侧N-MOS管Q1了——Q2关断以后，要使Q1导通，那么让Q3导通，使得VB电压接到HO电压就行，这时候Q1开始导通，并且随着S极电压逐渐升高，VS电势也在升高，由于CBOOT的存在，电容两极的电压差保持不变（忽略短暂的电容放电），那么VB的电势将随着VS的电势升高同样升高，也就是VB=VS+VCBOOT，这样，VB电势能始终维持在比Q1的S极电势高VCBOOT的状态，也就使得Q1能一直导通（VCBOOT≈VCC）。这个过程中，DBOOT用于防止电压倒返回VCC，防止CBOOT电荷流回VCC。待得Q1关断Q2导通时，CBOOT又被充电，重复上述两个过程。
那么Q4和Q6对于开通Q1和Q2也没啥用，是不是可以不要呢，非也，Q4和Q6用来关断Q1和Q2的，否则Q1和Q2的G极电荷没有快速泄放回路，不知道要关到猴年马月了。功率管的开关，还需要从功率管的G极电荷充电和放电角度去理解。
简单总结下bootstrap电路中的几个电流回路
a. 电容充电回路：在下功率管导通接地时进行，充电回路是从VCC经二极管到电容再经功率管接地完成环流的。
b. 上管开通回路：从CBOOT接驱动芯片VB脚经芯片内部从HO脚出到上管G极再通过寄生电容Cgs到S极返回CBOOT。
c. 上管关断回路：从上功率管G极进驱动芯片HO脚经内部到VS脚出后流到功率管S极（由Cgs形成闭环）。
图4bootstrap的3个主要电流环路
这三个回路分别在不同阶段产生电流流动，最要紧的应属Turn-on和Turn-off回路，要使这两个环路不受外界影响，同时也不影响外界，就要使得这两个环路尽量小。不难发现，Turn-on环路和Turn-off环路大部分是重合的，Turn-on环路多了CBOOT一段，因此在布线的时候，CBOOT要尽量靠近芯片的VB和VS脚，同时HO和VS到功率管的走线回路要尽量小。这就是Drive IC的规格书中都会提到的让驱动回路最小原则。
图5驱动芯片PCBlayout说明
Bootstrap电路用得很多，但有几个重要的点要进行考虑。首先就是开关切换的占空比问题，从前述可以看到，下功率管导通时CBOOT才进行充电用来储备上管导通时需要的电荷，如果下管导通时间不足，那么CBOOT上存储的电荷不足，可就不妙了，这涉及到一堆的计算过程。其次，这样的组合电路里面会有一个可能会很严重的故障——上管关断时VS电压低于VCOM（power GND），这可能会造成严重后果。
这个VS电压过低怎么来的呢，主要是在上管关断时，感性负载电流续流作用下，电路中寄生的电感（参考图6中的Ls1和Ls2）产生的反电动势。由于此时Q2寄生二极管上电流方向是从地到负载的增加，VS端感生的电压比地低，因此VS处于低于VCOM的电势状态。这不仅会让CBOOT承受更大的电压，而且还可能引起芯片闭锁效应，造成桥臂短路。
图6上管关断时寄生电感引起VS电压过低
都知道寄生电感在这里有害，那么要减小寄生电感，就得在PCB设计上下点功夫，这包括：
a. 功率管之间接线要短，直；
b. 功率管元件引脚尽量短；
c. 耦合电容和门极电阻靠近驱动芯片摆放；
d. 自举二极管靠近自举电容摆放；
除了要考虑PCB上寄生电感，在更早的原理设计阶段，自举电容CBOOT的值是首要考虑的。自举电容不能太大，否则充半天电压上不去，压差达不到使功率管完全导通的Vth，就不能在上管开通的时候有足够的电压了。当然也不能太小了，否则功率管开通的时候进行放电，还没等到下次充电电荷就放完了导致电压降得太低，肯定也不行。这个电容，首先应该能保证在放电的时候，电容放电后电压不会降低太多。来看看CBOOT要给多少兄弟续命：
CBOOT*ΔVBOOT=Qtotal=QGATE+(ILKCAP+ILKGS+IQBS+ILK+ILKDIODE)*tON+QLS
其中ΔVBOOT是指电容放电时允许的压降，一般取个零点几V。tON指高压侧MOS管开通持续时间，这个跟开关频率直接相关。其他几个参数释义如下：
虽然这个公式中要考虑的变量很多，但是谢天谢地，在多数应用的控制电路里面QGATE和QLS占了需要续命的大部分，只需在QGATE+QLS上乘个系数即可快速得出需要放电的大致电荷量，这个系数，大概在1.1~1.8左右，具体的，当然要看实际电路中的器件参数（不要出现驱动电路带功率管出现大马拉小车或者小马拉大车）。徒说无益，偷一个栗子：
使用相同的驱动芯片FAN7382+功率管FCP20N60+二极管UF4007构成典型的bootstrap电路，那么计算电荷时的参数大致是这样的：
按照这些参数得出QTotal=105nC。嗯，这个结果跟QGATE+QLS很接近了。
如果使用英飞凌公司的IGBT IRGP30B120KD+驱动芯片IR2214，参数如下：
照此得出的QTotal=290nC，跟QGATE+QLS的180nC相差也不太远吧。
有了QTotal的值，再有要求的压降，就可以计算出这个电容了，这样算出的是最小值。
除了上面的这个计算方法，还可以按照另一个公式来计算CBOOT：
内容转载自 网络，仅供学习交流使用，如有侵权，请联系删除。如果你还想了解更多关于电子元器件的相关知识及电子元器件行业实时市场信息，敬请关注微信公众号 【上海衡丽贸易有限公司】